vestifmИзвестия Национальной академии наук Беларуси. Серия физико-математических наукProceedings of the National Academy of Sciences of Belarus. Physics and Mathematics Series1561-24302524-2415The Republican Unitary Enterprise Publishing House "Belaruskaya Navuka"10.29235/1561-2430-2021-57-4-506-512vestifm-620Research ArticleИНФОРМАТИКАINFORMATICSЭффективный алгоритм обеспечения целостности передаваемой информацииThe effective algorithm of ensuring the integrity of the transmitted informationКузнецоваИ. Л.KuznetsovaI. L.

Кузнецова Ирина Леонидовна – главный конструктор проекта

ул. Сурганова, 6, 220012, г. Минск

Irina L. Kuznetsova – Chief Designer of the Project

6, Surganov Str., 220012, Minsk

kiryn@tut.byПоляковА. С.PoljakovA. S.

Поляков Александр Сергеевич – кандидат технических наук, доцент, ведущий научный сотрудник

ул. Сурганова, 6, 220012, г. Минск

Alexander S. Poljakov – Ph. D. (Engineering), Associate Professor, Leading Researcher

6, Surganov Str., 220012, Minsk

alexpolja@tut.byОбъединенный институт проблем информатики Национальной академии наук БеларусиUnited Institute of Informatics Problems of the National Academy of Sciences of Belarus202127122021574506512Copyright © Кузнецова И.Л., Поляков А.С., 20212021Кузнецова И.Л., Поляков А.С.Kuznetsova I.L., Poljakov A.S.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://vestifm.belnauka.by/jour/article/view/620

Рассматривается проблема обеспечения целостности передаваемой информации в современных информационно-коммуникационных системах. Предлагается оптимизированный алгоритм обнаружения и коррекции ошибок в информации, передаваемой по линиям связи, который разработан с учетом результатов ранее проведенных исследований способа коррекции ошибок на основе значений четности координат бинарной матрицы. Разработан легко реализуемый, быстродействующий и эффективный алгоритм обнаружения ошибок, ориентированный на применение бинарных матриц небольших размеров, например, (4 × 8) или (7 × 8) бит. В таких матрицах возможное количество ошибок, появляющихся в них при передаче информации, сравнительно невелико и легко обнаруживается.

The problem of ensuring the integrity of the transmitted information in modern information and communication systems is considered in this paper. An optimized algorithm for detecting and correcting errors in the information transmitted over communication lines is proposed. It was developed on the basis of the results of previous studies of the error correction method based on the parity values of the coordinates of a binary matrix. An easy-to-implement, high-speed and efficient error detection algorithm is proposed which is focused on the use of small binary matrices, for example, (4 × 8) or (7 × 8) bits. In such matrices, the possible number of errors that appear in them during the transfer of information is relatively small and easily detected.

бинарная матрицачетность координат матрицыкоординаты ошибокинтенсивность ошибокглавные диагоналивспомогательные диагоналиbinary matrixmatrix coordinate parityerrorserror coordinatesintensity of bit errorsmain diagonalsauxiliary diagonalsReferencesПоляков, А. С. Коррекция ошибок при передаче информации по значениям четности координат бинарной матрицы / А. С. Поляков // Вес. Нац. акад. навук Беларусі. Сер. фіз.-мат. навук. – 2017. – № 2. – С. 101–109.Polyakov A. S. Error correction when transmitting information by a parity check of binary matrix coordinates. Vestsi Natsyianal’nai akademii navuk Belarusi. Seryia fizika-matematychnykh navuk = Proceedings of the National Academy of Sciences of Belarus. Physics and Mathematics series, 2017, no. 2, pp. 101–109 (in Russian).Поляков, А. С. Эффективность способа коррекции ошибок по значениям четности координат бинарной матрицы / А. С. Поляков, И. Л. Кузнецова // Вес. Нац. акад. навук Беларусі. Сер. фіз.-мат. навук. – 2019. – № 3. – С. 375–382.Poljakov A. S., Kuznetsova I. L. Efficiency of the error correction method by the parity values of binary matrix coordinates. Vestsi Natsyianal’nai akademii navuk Belarusi. Seryia fizika-matematychnykh navuk = Proceedings of the National Academy of Sciences of Belarus. Physics and Mathematics series, 2019, no. 3, pp. 375–382 (in Russian).Конопелько, В. К. Табличные низкоплотные коды, исправляющие модуль и пакет ошибок / В. К. Конопелько // Автоматика и телемеханика. – 1992. – Вып. 4. – С. 155–163.Konopel’ko V. K. Tabular Low Density Codes Correcting Unit and Error Burst. Avtomatika i telemekanica = Avtomation and Remote Control, 1992, no. 4, pp. 155–163 (in Russian).Шиман, Д. В. Свойства и параметры линейных итеративных кодов с двойными диагональными проверками / Д. В. Шиман, Д. М. Романенко // Тр. БГТУ. Сер. 6, Физ.-мат. науки и информатика. – 2007. – Вып. 15. – С. 151–154.Shiman D. V., Romanenko D. M. Properties and parameters of linear iterative codes with double diagonal checks. Trudy BGTU. Seriya 6, Fiziko-matematicheskie nauki i informatica = Proceedings of BSTU. Issue 6: Physics and Mathematics. Informatics, 2007, vol. 15, pp. 151–154 (in Russian).Романенко, Д. М. Мажоритарное декодирование двумерных линейных итеративных кодов с объединенными диагональными проверками / Д. М. Романенко, Д. В. Шиман // Тр. БГТУ. Сер. 6, Физ.-мат. науки и информатика. – 2009. – Вып. 17. – С.119–121.Romanenko D. M., Shiman D. V. Majority decoding of two-dimensional linear iterative codes with combined diagonal checks. Trudy BGTU. Seriya 6, Fiziko-matematicheskie nauki i informatica = Proceedings of BSTU. Issue 6: Physics and Mathematics. Informatics, 2009, vol. 17, pp. 119–121 (in Russian).HVD: horizontal-vertical-diagonal error detecting and correcting code to protect against with soft errors / M. Kishani [et al.] // Design Automation for Embedded Systems. – 2011. – Vol. 15, № 3/4. – P. 289–310. https://doi.org/10.1007/s10617-011-9078-2Kishani M., Zarandi H. R., Pedram H., Tajary A., Raji M., Ghavami B. HVD: horizontal-vertical-diagonal error detecting and correcting code to protect against with soft errors. Design Automation for Embedded Systems, 2011, vol. 15, no. 3–4, pp. 289–310. https://doi.org/10.1007/s10617-011-9078-2Bilal, Y. A refined four-dimensional parity based EDAC and performance analysis using FPGA / Y. Bilal, S. A. Khan, Z. A. Khan // International Conference on Open Source Systems and Technologies (ICOSST 2013). Lahore, Pakistan, 16–18 December 2013. – P. 81–86.Bilal Y., Khan S. A., Khan Z. A. A refined four-dimensional parity based EDAC and performance analysis using FPGA. International Conference on Open Source Systems and Technologies (ICOSST 2013). Lahore, Pakistan, 16–18 December 2013, pp. 81–86.

The authors declare that there are no conflicts of interest present.