МОДЕЛИ И АЛГОРИТМЫ ОЦЕНИВАНИЯ СРЕДНЕГО ЗНАЧЕНИЯ МОЩНОСТИ, ПОТРЕБЛЯЕМОЙ ПОСЛЕДОВАТЕЛЬНОСТНЫМИ КМОП-СХЕМАМИ
Аннотация
Рассматривается задача оценки среднего значения мощности, потребляемой КМОП-схемой с памятью, путем динамического и статического анализа схем. Основу методов первого класса составляют процедуры построения тестовых последовательностей, обеспечивающих вычисление среднего значения переключательной активности схемы. Методы второго класса основаны на вычислении вероятностных характеристик сигналов на полюсах схемы.
Об авторе
Л. Д. Черемисинова
бъединенный институт проблем информатики Национальной академии наук Беларуси
Россия
Россия
Список литературы
1. Рабаи, Ж. М. Цифровые интегральные схемы. Методология проектирования / Ж. М. Рабаи, А. Чандракасан, Б. Николич. – М.: Вильямс, 2007.
2. Уэйкерли, Дж. Проектирование цифровых устройств / Дж. Уэйкерли. – М.: Постмаркет, 2002. – Т. 1.
3. Benini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli; eds. S. Hassoun, T. Sasao, RK. Brayton // Logic Synthesis and Verification. – Boston; Dardrecht; London: Kluwer Academic Publishers, 2002. – P. 197–224.
4. Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram // ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.
5. Roy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N. Y.: John Wiley and Sons Inc., 2000.
6. Estimation of average switching activity in combinational and sequential circuits / A. Ghosh [et al.] // 29th ACM / IEEE Design Automation Conference, Tech. Dig. ,June 1992. – P. 253–259.
7. Monte Carlo approach for power estimation / R. Burch [et al.] // IEEE Transactions on VLSI Systems. – No 1 (1). – 1993. – P. 63–71.
8. Techniques for fast circuit simulation applied to power estimation of CMOS circuits / P. Buch [et al.] // Proc. of the Int. Symp. on Low Power Design. Dana Point, CA, 1995, April 23–26. – P. 135–138.
9. Najm, F .N. A survey of Power Estimation Techniques in VLSI Circuits / F. N. Najm // IEEE Trans. on VLSI. – 1994. – No 12. – P. 446–455.
10. Benini, L. Analysis of hazard contribution to power dissipation in CMOS IC’s / L. Benini , M. Favalli, B. Riscco // Proc.of the 1994 Int. Workshop on Low Power Design, April 1994. – P. 27–32.
11. Черемисинова, Л. Д. Оценка энергопотребления КМОП-схем на логическом уровне / Л. Д. Черемисинова // Информ. технологии. – 2010. – № 8. – С. 27–35.
12. Najm, F. Probabilistic simulation for reliability analysis of CMOS VLSI circuits / F. Najm [et al.] // IEEE Trans. on Computer-Aided Design. – 1990. – Vol. 9. – No 4. – P. 439–450.
13. Rene, D. Random testing of digital circuits. Theory and application / D. Rene . – Marcel Dekker, Inc. 1998.
14. Bushnell, M. L. Essentials of electronic testing for digital, memory and mixed-signal VLSI circuits / M. L. Bushnell, V. D. Agrawal. – Kluwer Academic Publishers, 2002.
15. Черемисинова, Л. Д. Поиск кратчайшей установочной последовательности схемы с памятью на D-триггерах / Л. Д. Черемисинова // Вес. Нац. акад. навук Беларусі. Сер. фiз.-мат. навук. – 2015. – № 3. –С. 119–128.
16. Бибило, П. Н. Оценка энергопотребления логических КМОП-схем по их переключательной активности / П. Н. Бибило, Н. А. Кириенко // Микроэлектроника. – 2011. – Т. 40, № 6. – С. 1–14.
17. Закревский, А. Д. Минимизация перебора ориентированных пар / А. Д. Закревский // Танаевские чтения: докл. Четвертой Междунар. науч. конф., Минск, 29 – 30 марта 2010 г. – Минск, 2010. – С. 58–62.
18. Соболь, И. М. Равномерно распределенные 1 последовательности с дополнительным свойством равномерно- сти / И. М. Соболь // Журн. вычисл. математики и мат. физики. – 1976. – № 16. – С. 1332–1337.
19. Niederreiter, H. Random number generation and quasi-Monte Carlo methods / H. Niederreiter // Society for industrial and applied mathematics. – 1992.
20. Антонов, И. А. Экономичный способ вычисления ЛПТ-последовательностей / И. А. Антонов, А. М. Салеев // Журн. вычисл. математики и мат. физики. – 1979. – № 19. – С. 243–245.
21. Joe, S. Constructing Sobol sequences with better two-dimensional projections / S. Joe, F. Y. Kuo // SIAM J. Sci. Comput. – 2008. – Vol. 30. – P. 2635–2654.
22. Bultena, B. Transition Restricted Gray Codes / B. Bultena, F. Ruskey // The Electronic Journal of Combinatorics. – 1995 – No. 16.
23. Joe, S. Remark on Algorithm 659: Implementing Sobol’s quasirandom sequence generator / S. Joe // ACM Trans. Math. Softw. – 2003. – Vol. 29. – P. 49–57.
24. Broda [Електронный ресурс]. – Режим доступа: http://www.broda.co.uk. – Дата доступа 10.04.2015.
25. Черемисинова, Л. Д. Оценка энергопотребления КМОП-схем на логическом уровне / Л. Д. Черемисинова // Информ. технологии. – 2010. – № 8. – С. 27–35.
26. Power Estimation Methods for Sequential Logic Circuits / C.-Y. Tsui [et al.] // IEEE Trans. on Very Large Scale Integration Systems). – 1995. – Vol. 3, no. 3.
27. Закревский, А. Д. Алгоритмы энергосберегающего кодирования состояний автомата / А. Д. Закревский // Информатика. – 2011. – № 1.
Рецензия
Просмотров: 795
Послать статью по эл. почте 