Эффективность способа коррекции ошибок по значениям четности координат бинарной матрицы
https://doi.org/10.29235/1561-2430-2019-55-3-375-382
Анатацыя
Приводятся результаты исследования характеристик предложенного в [1] способа коррекции ошибок, возникающих при передаче информации по линиям связи. Получены оценки эффективности поиска ошибок и производительности алгоритма, разработанного для реализации предложенного способа, использующего при поиске ошибок значения четности координат бинарной матрицы, к которым относятся строки, столбцы, главные и вспомогательные диагонали. Определена зависимость характеристик алгоритма от интенсивности (плотности) битовых ошибок в сообщении, полученном после передачи по линиям связи, и от размера матриц, на которые производится разбиение передаваемого сообщения.
Приведены затраты времени на вычисление значений четности координат матрицы и реализацию алгоритма поиска ошибок в переданной информации. Представлены рекомендации по оптимальному выбору размеров бинарных матриц.
Показано, что при интенсивности битовых ошибок 10–2 и менее алгоритм обнаруживает все имеющиеся ошибки.
Аб аўтарах
А. Поляков
Объединенный институт проблем информатики Национальной академии наук Беларуси
Беларусь
Беларусь
И. Кузнецова
Объединенный институт проблем информатики Национальной академии наук Беларуси
Беларусь
Беларусь
Спіс літаратуры
1. Поляков, А. С. Коррекция ошибок при передаче информации по значениям четности координат бинарной матрицы / А. С. Поляков // Вес. Нац. акад. навук Беларусі. Сер. фіз.-мат. навук. – 2017. – № 2. – С. 101–109.
2. Конопелько, В. К. табличные низкоплотные коды, исправляющие модуль и пакет ошибок / В. К. Конопелько // Автоматика и телемеханика. – 1992. – Вып. 4. – С. 155–163.
3. Романенко, Д. М. Мажоритарное декодирование двумерных линейных итеративных кодов с объединенными диагональными проверками / Д. М. Романенко, Д. В. Шиман // тр. БГтУ. Сер. 6, Физ.-мат. науки и информатика. – 2009. – Вып. 17. – С. 119–121.
4. Шиман, Д. В. Свойства и параметры линейных итеративных кодов с двойными диагональными проверками / Д. В. Шиман, Д. М. Романенко // тр. БГтУ. Сер. 6, Физ.-мат. науки и информатика. – 2007. – Вып. 150. – С. 151–154.
5. HVD: horizontal-vertical-diagonal error de tecting and correcting code to protect against with soft errors / M. Kishani [et al.] // Design Automation for Embedded Systems. – 2011. – Vol. 15, № 3–4. – p. 289–310. https://doi.org/10.1007/s10617-011-9078-2
6. Bilal, Y. A refined four-dimensional parity based EDAC and performance analysis using FPGA / Y. Bilal, S. A. Khan, Z. A. Khan // International Conference on Open Source Systems and Technologies (ICOSST 2013). Lahore, Pakistan, 16–18 December 2013. – P. 81–86.
7. Error Detection and Correction over Two-Dimensional and Two-Diagonal Model and Five-Dimensional Model / D. Aflakian [et al.] // Int. J. Advanced Computer Science and Applications. – 2011. – Vol. 2, № 7. – P. 16–19. https://doi.org/10.14569/ijacsa.2011.020703
##reviewer.review.form##
Праглядаў:
993
Паслаць артыкул па эл. пошце 